|
题名:
|
SystemVerilog硬件设计 [ 专著] SystemVerilog ying jian she ji / (印)瓦伊巴夫·塔拉特著 , 孙健，魏东译 |
|
ISBN:
|
978-7-03-078383-7 价格： CNY78.00 |
|
语种:
|
chi |
|
载体形态:
|
14,268页 图 26cm |
|
出版发行:
|
出版地： 北京 出版社： 科学出版社 出版日期： 2024 |
|
内容提要:
|
本书共分15章，内容包括SystemVerilog中的常量和数据类型、SystemVerilog的硬件描述、SystemVerilog中的面向对象编程、SystemVerilog增强特性、SystemVerilog中的组合逻辑设计、SystemVerilog中的时序逻辑设计、RTL设计和综合指南、复杂设计的RTL设计和策略、有限状态机、SystemVerilog中的端口和接口、验证结构、验证技术和自动化、高级验证结构、验证案例等。 |
|
主题词:
|
硬件描述语言 程序设计 |
|
中图分类法:
|
TP312.8VH 版次： 5 |
|
其它题名:
|
RTL设计和验证 |
|
主要责任者:
|
塔拉特 ta la te 著 |
|
次要责任者:
|
孙健 sun jian 译 |
|
次要责任者:
|
魏东 wei dong 译 |