|
题名:
|
使用SystemVerilog进行RTL建模 [ 专著] shi yong SystemVerilog jin xing RTL jian mo / (美)斯图尔特·萨瑟兰著 , 慕意豪译 |
|
ISBN:
|
978-7-03-081689-4 价格： CNY98.00 |
|
语种:
|
chi |
|
载体形态:
|
12,422页 26cm |
|
出版发行:
|
出版地： 北京 出版社： 科学出版社 出版日期： 2025 |
|
内容提要:
|
本书基于SystemVerilog-2017标准,首先阐述SystemVerilog与传统Verilog的区别,以及其在仿真和综合中的作用,并对RTL和门级建模等抽象级别进行定义;接着探讨多种数据类型,包括线网和变量类型、用户自定义类型等,说明其使用方法和注意事项;对于运算符和编程语句,也进行了讲解,强调如何正确使用它们编写可综合的RTL模型。 |
|
主题词:
|
硬件描述语言 程序设计 |
|
中图分类法:
|
TP312.8 版次： 5 |
|
主要责任者:
|
萨瑟兰 sa se lan 著 |
|
次要责任者:
|
慕意豪 mu yi hao 译 |