|
题名:
|
FPGA时序分析和约束 [ 专著] FPGA shi xu fen xi he yue shu / 常建芳编著 , |
|
ISBN:
|
978-7-302-69982-8 价格： CNY69.00 |
|
语种:
|
chi |
|
载体形态:
|
196页 26cm |
|
出版发行:
|
出版地： 北京 出版社： 清华大学出版社 出版日期： 2025 |
|
内容提要:
|
本书共8章,第1章以生活场景时序例子开篇,介绍FPGA及Vivado编译工具;第2章从建立/保持时间、启动沿/锁存沿等概念切入,分析4种基本时序路径;第3章聚焦时钟分析与约束,涵盖主时钟、抖动、不确定性、延时、虚拟时钟和衍生时钟约束等内容;第4章讲述输入/输出延时约束,依次分析输入延时约束和输出延时约束;第5章阐述时序例外约束的意义,分析伪路径约束、时钟组约束、最大/最小延时约束、多周期路径约束;第6章汇总其他时序约束;第7章设计简单时序工程,涵盖前几章的时序路径并进行约束;第8章总结时序约束技巧,分享作者学习历程。 |
|
主题词:
|
可编程序逻辑阵列 系统设计 |
|
中图分类法:
|
TP332.1 版次： 5 |
|
主要责任者:
|
常建芳 chang jian fang 编著 |
|
责任者附注:
|
常建芳,天津大学控制科学与工程博士,主要研究领域为FPGA数字系统设计、变电站表计巡检识别、视觉SLAM系统机器学习和数据预测。 |